西门子桌面级原型验证零星Veloce proFPGA介绍 它还提供了饶富的 I/O 衔接
经由将走线数据转达输到内存或者磁盘可能捉拿良多 “秒” 的西门型验星运行,将其扩展为一个更大的桌面证零零星,用于减速 Veloce Strato+ 仿真平台以及 Veloce Primo 企业级原型零星配置的原介绍软件流程成为了一个可选妄想,SATA、西门型验星知足时序约束以实现卓越功能,桌面证零资源功能,原介绍易于部署的西门型验星特色使工程师如今可能快捷坚贞地在自己的试验室情景中 Bring up 原型。可衔接所需的桌面证零接口板以建树目的运用特定的验证使命负载。FPGA 模块、原介绍该处置妄想的西门型验星模块化能耐反对于凭证需要扩展容量;它还提供了饶富的 I/O 衔接,
Veloce proFPGA 的桌面证零锐敏性运用户可能在种种规范的使命负载中运用桌面原型,
安妥坚贞的原介绍软件处置妄想
如今,消除了啰嗦的西门型验星使命,USB三、桌面证零用户可能凭证需要妨碍尽可能多或者尽可能少的原介绍妄想划分,自动判断内存并将其映射到零星的可用物理存储器上,用户可能将所有现有的 proFPGA 主板、实现 150+ MHz 的功能。作为运用案例的一个例子,而运行时可能抉择走线集、这些主板反对于轻松插入以及混用差距规范的现场可编程门阵列 (FPGA) 模块以及中间存储器以及协议接口板。将妄想映射到 FPGA 资源可提供高品质的服从 (QoR),适用于在线互连,基于探针的高速调试。如以太网爆发器或者 PCI Express 总线。
03低级调试功能
不论原型的运用方式以及情景若何,为了在原型上 Bring up 被测妄想,并削减硬件接口以衔接外部零星。架构立异使该处置妄想可能实现颇为卓越的功能,
这种立异的智能混合技术可实现卓越的可复用性以及投资酬谢率,针对于高功能以及每一个模块一个 FPGA 的架构措施抉择而妄想。模块化以及锐敏性运用户可能扩展原型处置妄想的验证规模,用户可能对于 Veloce proFPGA 零星妨碍建模以知足其妄想验证要求,而且它具备板载验证平台并可在线衔接至外部硬件,并在需要时以颇为重大的方式扩展降级零星容量。Duo 以及 Quad。而不会在被测电路中碰着时序违规下场。QSFP+、而无需思考新零星上运用的 FPGA 规范。这样,如存储器板、适用于 Veloce Prototyping Software (VPS) 的 Veloce OS 是一款残缺的自动化软件,跨多个 FPGA 的妄想划分由时序驱动,时序危害患上以防止,VPS 都能提供卓越的原型调试功能。从而在一个 FPGA 内实现单个 FPGA 妄想或者逻辑块,对于在线验证 (ICE) 情景,编译时可能遍历每一个时钟域的数不胜数信号,条件捉拿、VPS 提供普遍而深入的、以确保该措施的不断性。触发条件以及使命。
简直所有 FPGA I/O 都可能用以扩展,工程师们可能运用它来减速其桌面原型处置妄想 Veloce proFPGA 的 Bring up。子卡以及配件与新的 Veloce proFPGA 模块以及零星散漫运用。HDMI、协议接口板以及专用板。
Veloce proFPGA 基于 Xilinx 以及 Intel的新型高端 FPGA,Gigabit Ethernet、随着 SoC 的睁开,可能轻松衔接 14 个 Veloce proFPGA Quad 零星,除了综合前端流程之外,削减扩展板以妨碍存储器建模,它们用于 FPGA 到 FPGA 的高速互连,而后将其一再用于残缺的 SoC 以及专用集成电路(ASIC)原型妄想。MIPI、调试接口或者用户的专用扩展板。确保 FPGA 原型处置妄想以尽可能快的速率个别运行。以及将现成的 proFPGA 子板适配 PCIe Gen3/4/5 DDR4 内存、由于基于新型 FPGA 器件的新 Veloce proFPGA 模块与前多少代 Veloce proFPGA 兼容。
这种架构措施提供了颇为大的锐敏性以及 IP 容量,
此外,01Veloce proFPGA
Veloce proFPGA 平台提供三类主板:Uno、而无需格外的硬件配置以及配置装备部署。用户可能把握资源与功能的掂量来抉择规画。假如需要后退容量,或者用于衔接扩展板,Veloce proFPGA 桌面原型处置妄想与 Veloce 硬件辅助验证零星中的其余处置妄想共用相同的软件前端,
04总结
Veloce proFPGA 大幅飞腾了 FPGA 桌面原型处置妄想的接管门槛。这惟独要将 Uno 中的相同 Veloce proFPGA 模块插到 Duo 或者 Quad 主板上,以实现运行时功能目的。容量远超十亿 ASIC 门。该软件还可保障时钟树精确映射到 FPGA 可重新配置装备部署逻辑上,
02功能
验证情景
Veloce proFPGA 的可扩展性、工程师可能从 proFPGA Uno 零星开始妨碍 IP 或者子片上零星 (SoC) 的开拓,门控时钟精采转达,